### PATENT ABSTRACTS OF JAPAN

(11)Publication number:

05-344091

(43) Date of publication of application: 24.12.1993

(51)Int.CI.

H04J 3/22

(21) Application number: 04-149615

(71)Applicant: SONY CORP

(22)Date of filing:

09.06.1992


(72)Inventor: WATANABE HIDEKAZU

#### (54) DIGITAL DATA TRANSMISSION SYSTEM

#### (57) Abstract:

PURPOSE: To transmit multiplexed data whose transmission rate differs by allowing a receiver side to control conversion processing to original data based on discrimination of a flag included in transmission data.

CONSTITUTION: Head data generated by a head data generating circuit 8 are fed to a data selector 3, which switches a digital video signal fed from a rate conversion memory 2 and the header data are added to a head of each frame of data to be transmitted. That is, the digital video signal being transmitted main data is converted into a signal with a slightly higher rate, thereby the created portion of margin is used for the transmission of the header data, and various data with a comparatively slow rate are multiplexed by the header data and the result is transmitted. Then the rate of a digital audio signal and other data is converted by rate conversion memories 2, 6, 11 and a flag representing the presence and absence of the data is added to the data and transmitted and the rate of the data is converted into an original rate by discrimination of the flag at the time of reception.



#### **LEGAL STATUS**

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

## Best Available Copy

[Date of requesting appeal against examiner's decision of rejection]
[Date of extinction of right]

Copyright (C); 1998,2000 Japan Patent Office

Kokai No. 5-344091

<Claim 1>

A digital data transmission system in which digital data of a second transmission rate lower than a specified first transmission rate is converted into that of the first transmission rate and is transmitted together with a flag which represents absence or presence of the converted data, wherein when the transmitted data is received, the flag is checked to control the conversion of the received data from the first transmission rate to the second transmission rate.

#### <0028>

< 0029>

The respective flags represent the presence of the data and are set to "1" when the supply of the corresponding data is detected by the header data generation circuit 8. Therefore, from the viewpoint of information content, it is sufficient that the flag has one bit for each piece of data, but in this embodiment a plurality of bits are transmitted, taking into account the occurrence of an error.

The header data constructed as above is added to the video data and is transmitted and, hence, it is possible to effectively transmit various data such as audio signals of plural channels, together with the digital image signals. Namely, a space which is produced as a result of the conversion of the digital image signals which are main data to be transmitted into signals having a slightly higher transmission rate is utilized to transmit the header data. Various data such as audio signals having a relatively low transmission rate is multiplexed with the header data and, thus, effective multiplex transmission can be realized. Here, the digital audio signals or other data are added by the flags which represent the presence or absence of the data after the transmission rate is converted by the rate converting memory, so that the converted rate is returned to the original rate upon receipt of the data, based on the detection of the flags. Consequently, it is possible to

transmit correct data even if the transmission rate is quire different from that of the digital image signals which are the main data. Moreover, as the transmission rate is converted to the original rate based on the detection of the flags, upon receipt of the data, if no corresponding data exists, the absence of the data is detected by the detection of the flags. Therefore, unnecessary conversion is not carried out, thus leading to effective data transmission. Furthermore, it is possible to easily modify the transmission rate of the transmission signals output from the transmission side.

#### <0030>

Although the above-mentioned embodiment has been applied to the transmission of the digital image signals, it goes without saying that the present invention can be applied to the transmission of other data.

In Fig. 1,

2 ... rate converting memory, 3 ... selector, 6 ... rate
converting memory, 7 ... parity generator, 8 ... header data
generator, 11 ... rate converting memory, 17 ... counter,
18 ... scramble circuit, 19 ... data receiving circuit,

8 bits	1 bit	5 bits	8 bits	8 b	its
synchronizing	word	flag A		data	Al
0-th frame	•				
synchronizing	word	parity Al	data Al	data	11
1-st frame					
synchronizing	word	flag D2 / flag	g 11	data	A2
2-nd frame					
synchronizing	word	parity A2	data A2	data	12
3-rd frame					

synchronizing word	flag D2 / flag 12	data A3
4-th frame		
synchronizing word	parity A3 data A	3 data D1
5-th frame	•	
synchronizing word	flag D2 / flag D1	data A4
6-th frame	·	
synchronizing word	parity A4 data A	4 data D2
	7-th frame Data Str	ucture

In Fig. 4,
A ... transmission data, B ... transmission frame, C ...
received data,

Transmission State in the Prior Art

## (19)日本國特許庁 (JP) (12) 公開特許公報(A)

(11)特許出願公開番号

## 特開平5-344091

(43)公開日 平成5年(1993)12月24日

(51)Int.Cl.5

識別記号

庁内整理番号

FΙ

技術表示箇所

H 0 4 J 3/22

4101-5K

審査請求 未請求 請求項の数1(全 7 頁)

(21)出願番号

特願平4-149615

(22)出願日

平成 4年(1992) 6月9日

(71)出願人 000002185

ソニー株式会社

東京都品川区北品川6丁目7番35号

(72)発明者 渡辺 秀和

| 東京都品川区北品川6丁目7番35号 ソニ

一株式会社内


(74)代理人 弁理士 松限 秀盛

#### (54)【発明の名称】 デジタルデータ伝送システム

#### (57) 【要約】

【目的】 伝送レートの異なるデータを効率良く多重化 して伝送できるようにする。

【構成】 規定された第1の伝送レートよりも低い第2. の伝送レートのデジタルデータを、第1の伝送レートに 変換すると共に、この変換データの有無を示すフラグを 付加して送信し、この送信データの受信時に、フラグを 判断して、受信データの第1の伝送レートから第2の伝 送レートへの変換処理を制御するようにした。



1

#### 【特許請求の範囲】

【請求項1】 規定された第1の伝送レートよりも低い第2の伝送レートのデジタルデータを、上記第1の伝送レートに変換すると共に、この変換データの有無を示すフラグを付加して送信し、

この送信データの受信時に、上記フラグを判断して、受信データの上記第1の伝送レートから上記第2の伝送レートへの変換処理を制御するようにしたデジタルデータ 伝送システム。

#### 【発明の詳細な説明】

#### [0001]

【産業上の利用分野】本発明は、複数の伝送レートのデジタルデータを同時に伝送するデジタルデータ伝送システムに関する。

#### [0002]

【従来の技術】従来、複数種類のデジタルデータを多重 化して伝送する場合、所定の規則に従って並び変えてフ オーマッティングすることが行われ、このフォーマッティングされたデータを伝送することが行われている。

#### [0003]

【発明が解決しようとする課題】ところが、データレートの異なるデータや非同期データを多重化して効率良く伝送するのは困難であった。例えば図4に示すように、図4のAに示すデータを他のデータと多重化して送信する場合に、所定のフレーム構成の伝送データ(図4のB)の各フレームf1、f2、f3…の所定箇所に1ビットずつ送信データの状態を示す値(ハイレベル信号"1"又はローレベル信号"0")を配置し、他のデータと共に伝送することが考えられる。

【0004】そして、この多重化されたデータを受信し 30 た場合に、伝送データの各フレームの該当するビットデータに基づいて得られる受信データ(図4のC)は、伝送データのフレーム周期で変化する信号になってしまう。即ち、図4のAに示す送信側のデータに含まれるフレーム周期よりも短い時間での変動が、図4のCに示す受信側で得られるデータに含まれなくなってしまい、データの変化タイミングが正しく伝送できなくなってしまう恐れがある。

【0005】本発明はかかる点に鑑み、伝送レートの異なるデータを効率良く多重化して伝送できるようにする 40 ことを目的とする。

#### [0006]

【課題を解決するための手段】本発明は、規定された第1の伝送レートよりも低い第2の伝送レートのデジタルデータを、第1の伝送レートに変換すると共に、この変換データの有無を示すフラグを付加して送信し、この送信データの受信時に、フラグを判断して、受信データの第1の伝送レートから第2の伝送レートへの変換処理を制御するようにしたものである。

#### [0007]

【作用】本発明によると、伝送データに含まれるフラグの判断により、受信側で元のデータへの変換処理を制御でき、多重化されて伝送されたデータより元のデータを正確に得ることができる。

#### [0008]

【実施例】以下、本発明の一実施例を添付図面を参照して説明する。

【0009】図1は本例の伝送方式で伝送されるデータの送信側の構成を示す図で、図中1はデジタル映像信号の入力端子を示し、この入力端子1に得られるデジタル映像信号をレート変換用メモリ2に供給し、伝送データのクロックレートに変換する処理を行う。即ち、入力端子1に得られるデジタル映像信号を、このデジタル映像信号の同期信号に同期してレート変換用メモリ2から読出させ、デジタル映像信号のクロックレートを変換する。ここでのレート変換では若干高いクロックレートに変換し、後述するヘッダデータを付加する余裕を確保させる。

20 【0010】即ち、本例の入力端子1に得られるデジタル映像信号は、伝送速度14.3Mspsで30ビットパラレルの信号であり、14.3Msps×30=429Mbpsのデータレートである。ここで、900ビット毎の1フレームに、30ビットのヘッダデータを付加する処理が行われるとすると、429M×(930/900)=443.3Mbpsとすれば良い。そして、このレート変換用メモリ2から読出されたデジタル映像信号を、データセレクタ3に供給する。

【0011】また、4はデジタルオーディオ信号の入力端子を示し、この入力端子4に得られるデジタルオーディオ信号をシリアルノパラレル変換回路5に供給し、パラレルデータに変換する。この場合、本例では4チャンネルの48Kbpsのオーディオ信号と、2チャンネルの32Kbpsのオーディオ信号とが、入力端子4に得られる。そして、変換されたデジタルオーディオ信号をレート変換用メモリ6に供給し、伝送データのクロックレートに変換する処理を行う。このときの変換処理は、上述したデジタル映像信号用のレート変換用メモリ2と同様である。そして、レート変換用メモリ6から読出されたデジタルオーディオ信号を、パリティ生成回路7に供給し、エラー訂正用のパリティを生成させて付加させる処理を行う。そして、パリティが付加されたデータをヘッダデータ生成回路8に供給する。

【0012】また、9は音声、映像以外のデータの入力端子を示し、この入力端子9に得られる各種データ(デジタルデータ)をシリアル/パラレル変換回路10に供給し、パラレルデータに変換する。そして、変換されたデータをレート変換用メモリ11に供給し、伝送データのクロックレートに変換する処理を行う。このときの変類処理も、上述したデジタル映像信号用のレート変換用

メモリ2と同様である。そして、レート変換用メモリ1 1から読出されたデータを、ヘッダデータ生成回路8に

【0013】また、12は非同期データの入力端子を示 し、この入力端子12に得られる非同期データを非同期 デーク用インターフェース13に供給し、このインター フェース13で変換された非同期データを、ヘッダデー 夕生成回路8に供給する。

【0014】また、14は設定データの入力端子を示 し、この入力端子14に得られる設定データを直接ヘッ 10 ダデータ生成回路8に供給する。

【0015】そして、ヘッグデータ生成回路8では、供 給される各データをデジタル映像信号のヘッダデータと して合成する処理を行う。このヘッダデータについては 後述する。そして、ヘッダデータ生成回路8で生成され たヘッダデータを、データセレクタ3に供給し、レート 変換用メモリ2から供給されるデジタル映像信号との切 換えを行い、伝送されるデータの各フレームの先頭部分 にヘッダデータを付加する処理を行う。この場合、ヘッ ダデータ生成回路8及びデータセレクタ3には、後述す 20 るカウンタ17側からフレーム同期信号が供給され、こ のフレーム同期信号に基づいたタイミングで処理が行わ れる。

【0016】そして、データセレクタ3で選択されたデ ータを、スクランブル回路18に供給して必要に応じて 所定のスクランブル処理を行い、スクランブルされたデ ータを送信処理回路19に供給する。そして、この送信 処理回路19では、ランレングスの制限やビット変換な どの送信用処理を行い、処理された送信データをパラレ ル/シリアル変換回路20に供給し、シリアルデータに 30 変換して出力端子21から送信させる。

【0017】ここで、送信処理回路19やパラレル/シ リアル変換回路20には、端子15に得られる映像信号 用クロックをPLL回路(フェーズ・ロックド・ループ 回路) 16で伝送用クロックとした信号が供給され、こ の伝送用クロックに同期して送信用の信号処理が行われ る。また、PLL回路16が出力する伝送用クロックを カウンタ17に供給し、この伝送用クロックのカウント 処理でフレーム同期信号が作成され、このフレーム同期 信号をヘッダデータ生成回路8及びデータセレクタ3に 40

【0018】次に、このようにして送信された伝送デー タを受信する側の構成を図2に示すと、この図2におい て、31は伝送データが供給される入力端子を示し、こ の入力端子31に得られるデータ(受信データ)をシリ アルノバラレル変換回路32に供給する。このシリアル /パラレル変換回路32では、供給されるデータをパラ レルデータに変換する処理が行われ、変換された受信デ ータを受信処理回路33に供給し、ビット変換などの受 信用処理を行い、処理された受信データをデスクランプ 50 レーム・30ビットのヘッダは、第0フレームから第7

ル回路34に供給し、送信時にスクランブルされたデー タのスクランプル解除を行う。そして、デスクランブル されたデータをヘッダデータ分離回路35に供給し、ヘ ッダデータの分離を行う。この場合、シリアル/パラレ ル変換回路32で変換されたデータを同期検出回路36 に供給し、この同期検出回路36で受信データに含まれ る同期データを検出する。そして、検出した同期データ を受信処理回路33,デスクランブル回路34,ヘッダ データ分離回路35に供給し、同期データに基づいたタ イミングで受信データの処理を実行させる。

【0019】また、デスクランブル回路34が出力する

受信データを、レート変換用メモリ37に供給し、受信

データに含まれるデジタル映像信号を、このデジタル映 像信号の正規のクロックレートに変換する。そして、変 換されたデジタル映像信号を出力端子38に供給する。 【0020】そして、ヘッダデータ分離回路35では、 受信データに含まれるヘッダデータから各データの分離 処理を行い、分離したそれぞれのデータを対応した回路 に供給する。即ち、ヘッダデータから分離した4チャン ネルの48 K b p s のオーディオ信号と、2 チャンネル の32Kbpsのオーディオ信号とを、誤り訂正回路3 9に供給し、データに付加されたパリティなどに基づい て誤り訂正処理を行い、処理されたオーディオ信号をレ ート変換用メモリ37に供給して、オーディオ信号用の 伝送レートに変換し、レートが変換されたオーディオ信 号をパラレル/シリアル変換回路41でシリアルデータ に変換してから出力端子42に供給する。

【0021】また、ヘッダデータ分離回路35でヘッダ データより分離した音声,映像以外のデータをレート変 換用メモリ43に供給し、対応したレートに変換した 後、パラレル/シリアル変換回路44でシリアルデータ に変換してから出力端子45に供給する。

【0022】また、ヘッダデータ分離回路35でヘッダ データより分離した非同期データを非同期データ用イン ターフェース46に供給し、このインターフェース46 で変換された非同期データを出力端子47に供給する。 【0023】さらに、ヘッダデータ分離回路35でヘッ ダデータより分離した設定データを出力端子48に供給 する。

【0024】次に、このようにして送受信が行われる伝 送データの構成について説明すると、本例においては図 3に示すように、デジタル映像信号の1フレームが93 0ビットで構成され、この内の先頭の30ビットがヘッ ダとされ、残りの900ビットでデジタル映像信号(ビ デオデータ)が伝送される。但し、900ビットの内の 先頭の30ビットと最後の30ビットとには、映像情報 は含まれない。

【0025】そして、1フレーム・30ビットのヘッダ でデジタル映像信号以外のデータを伝送する。この1フ

フレームまでの8フレームで1単位(1ブロック)のデ ータが構成され、各フレームのヘッダの先頭の8ビット が同期語とされ、続く1ビットがブロック識別用のデー タとされる。このブロック識別用のデータは、第0フレ ームだけが"1"信号になる。そして、次の5ビットが フラグ又はパリティで、最後の16ビットに各種データ が配される。ここで、このデータ用の16ビットは、フ レームによっては前半の8ビットと後半の8ビットとで 異なるデータが配される場合もある。

【0026】ここで図3に示したヘッダデータのデータ エリアの構成を各フレーム毎に説明すると、第0フレー ムには48Kbpsの第1チャンネルのオーディオデー タA1が配され、第1フレームの前半には伝送レート4 8Kbpsの第1チャンネルのオーディオデータA1が 配され、第1フレームの後半には伝送レート32Kbp sの第1チャンネルのオーディオデータ I 1 が配され、 第2フレームには48Kbpsの第2チャンネルのオー ディオデータA2が配され、第3フレームの前半には伝 送レート48Kbpsの第2チャンネルのオーディオデ ータA2が配され、第3フレームの後半には伝送レート 32Kbpsの第2チャンネルのオーディオデータ12 が配され、第4フレームには48Kbpsの第3チャン ネルのオーディオデータA3が配され、第5フレームの 前半には伝送レート48Kbpsの第3チャシネルのオ ーディオデータA3が配され、第5フレームの後半には 非同期データD1が配され、第6フレームには48Kb psの第4チャンネルのオーディオデータA4が配さ れ、第7フレームの前半には伝送レート48Kbpsの 第4チャンネルのオーディオデータA4が配され、第7 フレームの後半には非同期データD2が配される。

【0027】そして、フラグ又はパリティが配されるエ リアの各フレームの構成は、第0フレームには伝送レー ト48Kbpsのオーディオデータの識別フラグが配さ れ、第1フレームには伝送レート48Kbpsの第1チ ャンネルのオーディオデータA1のパリティが配され、 第2フレームには非同期データD2のフラグ(1ビッ ト) と伝送レート32Kbpsの第1チャンネルのオー ディオデータ I 1 のフラグ (3 ビット) とが配され、第 3フレームには伝送レート48Kbpsの第2チャンネ ルのオーディオデータA2のパリティが配され、第4フ レームには非同期データD2のフラグ(1ビット)と伝 送レート32Kbpsの第2チャンネルのオーディオデ ータ12のフラグ(3ビット)とが配され、第5フレー ムには伝送レート48Kbpsの第3チャンネルのオー ディオデータA3のパリティが配され、第6フレームに は非同期データD2のフラグ(1ビット)と非同期デー タD1のフラグ (3ビット) とが配され、第7フレーム には伝送レート48Kbpsの第4チャンネルのオーデ ィオデータA4のパリティが配される。

リティ生成回路7でオーディオデータに対して付加され たものである。そして、それぞれのフラグは、各データ の存在を表すもので、ヘッダデータ生成回路8で該当す るデータの供給を検出したとき、それぞれのフラグを "」"信号にするものである。従って、情報量としては フラグは各デーク毎に1ビットあれば良いが、ここでは エラー発生時を考慮して複数ビット伝送するようにして

【0029】このように構成されるヘッダデータがビデ 10 オデータに付加されて伝送されることで、複数チャンネ ルのオーディオ信号などの各種データをデジタル映像信 号と同時に効率良く伝送することができる。即ち、伝送 されるメインのデータであるデジタル映像信号を若干高 いレートの信号に変換して生じた余裕の部分を、ヘッダ データの伝送に使用し、このヘッダデータでオーディオ 信号などの比較的伝送レートの遅い各種データを多重化 して伝送するようにしたので、効率の良い多重伝送がで きる。そして、この場合にデジタルオーディオ信号やそ の他のデータは、レート変換用メモリによりレートが変 換されてから、このデータの有無を示すフラグが付加さ れて送信されて、受信時にフラグの判断で元のレートに 変換されるようにしたので、伝送レートがメインのデー タであるデジタル映像信号と全く異なる場合にも、正確 なデータを伝送することができる。また、受信時にフラ グの判断で元のレートに変換されるようにしたので、該 当するデータが存在しない場合には、フラグの判断でこ のことが判り、無駄な変換処理が行われることがなく、 効率良く伝送処理が行われる。また、送信側から出力さ れる伝送信号の伝送レートを変更することも容易にでき

【0030】なお、上述実施例においては、デジタル映 像信号を伝送する場合に適用したが、他のデータを伝送 する場合にも適用できることは勿論である。

#### [0031]

【発明の効果】本発明によると、伝送データに含まれる フラグの判断により、受信側で元のデータへの変換処理 を制御できるため、多重化されて伝送されたデータより 元のデータを正確に得ることができ、伝送レートの異な るデータを多重化して正確に伝送することが可能にな 40 る。

#### 【図面の簡単な説明】

【図1】本発明の一実施例による送信側を示す構成図で

【図2】本発明の一実施例による受信側を示す構成図で

【図3】一実施例によるデータ構成を示す構成図であ


【図4】従来の多重伝送状態を示す波形図である。 【符号の説明】

【0028】ここで示されるそれぞれのパリティは、パ 50 2,6,11,37,40,46 レート変換用メモリ


K


瓶 0 徊 ⊮






**-5-**





7 1974 PX



從来り伝送状態

# This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

## **BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked.

□ BLACK BORDERS
□ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
□ FADED TEXT OR DRAWING
□ BLURRED OR ILLEGIBLE TEXT OR DRAWING
□ SKEWED/SLANTED IMAGES
□ COLOR OR BLACK AND WHITE PHOTOGRAPHS
□ GRAY SCALE DOCUMENTS
□ LINES OR MARKS ON ORIGINAL DOCUMENT
□ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY

## IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.